半导体碳纳米管首次在真实电子学表现上超越相似尺寸的硅基CMOS器件和电路。
5月22日，北京大学电子系碳基电子学研究中心、纳米器件物理与化学教育部重点实验室张志勇-彭练矛课题组在世界顶级学术期刊《科学》（Science）上发表论文，题为《基于高密度半导体阵列碳纳米管的高性能电子学”》（Aligned,high-densitysemiconductingcarbonnanotubearraysforhigh-performanceelectronics）。
论文描述在4英寸基底上制备了高密度高纯半导体阵列碳纳米管材料，突破了碳纳米管集成电路关键的材料瓶颈。张志勇对澎湃新闻表示，该研究团队目前实际已经可以在8英寸晶圆上制备这种碳管，并开发了全自动的提纯和组装设备，完全具备量产的技术积累。
大规模集成电路对碳管材料的要求
新材料对抗“短沟道效应”
尺寸堪比细胞的晶体管是搭建芯片的基础“砖块”。目前，电子行业所设计的逻辑电路最主流的是互补性金属氧化物半导体（CMOS）技术，由P型和N型MOS晶体管组合而成。其中，连接源区和漏区，称作“沟道”的一层薄半导体非常重要。
根据“摩尔定律”的著名描述，当价格不变时，集成电路上可容纳的元器件数目约每隔18-24个月便会增加一倍，性能也提升一倍。而CMOS晶体管一旦缩减到亚10nm技术节点，沟道长度随之缩短，就会出现“短沟道效应”，失去部分器件功能。
因此，科学家们正在探索用新结构或新材料来解决这一问题，进一步提升器件能量利用效率。
在诸多的新型半导体材料中，半导体碳纳米管引起了部分